EDSFF单板设计案例
宣布时间：2025-10-06 08:36:08
|
种别 |
EDSFF（Enterprise &Datacenter Storage Form Factor） |
|
产品所属行业 |
存储 |
|
主要芯片 |
CPU：CNX-2660_2670-AA DDR4：DDR4_SDP_DDP_BGA78_BGA78_0808_1 NAND：NAND_2CH_BGA152
|
|
单板类型 |
SSD |
|
Pin数 |
8564 |
|
层数 |
16 |
|
最高信号速率 |
8Gb/s |
|
难点 |
1、 结构较密（Pin Density(pins/sq in)达260），双CPU，每个CPU各带2片DDR4颗粒和16片NAND，且客户希望只管多的增添VSTR大电容的个数； 2、 板框为长条形的，结构布线空间受限；板厚限制为1.57mm，布线需求要做到16层，层叠设计较量极限； 3、 多方相同（客户，板厂，公司内部），且有语言差别； |
|
我司对策 |
1、实验差别计划的结构，通孔设计或者盲埋孔设计等，并与客户、工厂多方相同，最终确定： Ø 通孔设计，镌汰本钱； Ø BGA不思量预留返修区； Ø 2个CPU放在差别层面错开摆放； Ø 所有VSTR大电容、DDR颗粒和NAND颗粒两两对贴摆放；
2、思量单板的走线和电源（双CPU，每个CPU各带2片DDR4颗粒和16片NAND），因单板空间限制，需要6个走线层和2个电源层；板厚1.57mm，思量单板和信号线的参考平面，通过和板厂相同，最终确定16层，6个内层走线的层叠。这个层叠的缺乏之处为层间距较量小，走线线宽较细，且保存相邻层，对信号质量会有一定影响，增添布线难度。
3、增添相同效率： Ø 除通例的电话、邮件相同外，主要节点、问题点安排工程师与客户现场的相同，做到相同实时、有用； Ø 与板厂的配合由之前通过客户和板厂相同相关问题、然后把效果转达给设计工程师这种中转的方法，改为设计工程师直接和板厂方面相同，同样有用的提升相同效率，助力项目顺遂开展； Ø SI职员加入，对主要信号举行仿真和优化，并对PCIE信号做背钻处置惩罚，提升信号质量；
|
