不加端接电阻的快乐，你们绝对想象不到!
宣布时间：2020-08-31 15:15:34
高速先天生员-- 黄刚
关于做过DDR�？榈腜CB工程师来说有没有过这样的体验，在板子小密度高的情形下，要是突然发明原理图上没有那一大把地址信号的端接电阻，他们的心情一定会是这样的…
掐指一算，基本上一个DDR的通道，地址控制信号加起来差未几抵达20根，也就是说硬件工程师的小手一挥，关于PCB工程师就是一笔福利，尤其在现在板上走线密度越来越大，层数越来越少的情形下，PCB工程师差点就是给你一个大大的拥抱 。虽然从本钱的角度看，要是一个板子有好几个DDR通道，并且是大批量生产的话，你们的老板预计也会给你们加个鸡腿吧 。
可是爽归爽，端接电阻却不是说去掉就能去掉的，你要去掉的条件一定是要包管能够跑通！这关于速率高的DDR�？�，例如DDR4，并且一个通道有4个颗粒的DDR�？槔此�，问一下作为硬件工程师的你们，敢试试吗？
我们先说点轻松的吧，一样平常来说，常用的1拖4的DDR拓扑结构一样平常有两种，就是我们常见的fly-by拓扑和T拓扑，他们或许的示意图如下所示：
虽然两者都可以加上响应的端接电阻来组成一个更为完善的拓扑，从形状来看，Fly-by拓扑是重新到尾举行串联的组合，T拓扑是以控制器到每个颗粒时间大致相等为条件的组合 。关于这两种拓扑间的端接电阻怎样选择及相关的原理，可以寓目高速先生下面这个很详细的端接视频哈 。
那么本案例来了，由于项目需要大批量的生产，因此客户想实现只管省本钱的DDR4�？樯杓�，省本钱的意思是关于DDR4�？槔此�，客户提出了能不可把地址信号的端接电阻省掉，由于省掉端接电阻之后，那么同时也可以节约一个VTT的电源转换芯片，也就是我们经常说的1.2V转0.6V给VTT端接电阻供电的电源 。很显然这是一个非通例的设计，尤其关于2400Mbps的DDR4而言 。高速先生着实之前也很少遇到这样的客户需求，在这么高速的DDR4�？橹�，并且照旧4个颗粒的情形下，高速先生也是逐步去实验差别的拓扑带来的效果 。
虽然一最先高速先生照旧希望在较量古板的Fly-by拓扑中实现，就是以下的拓扑了 。
可是在这个古板的单面安排4个颗粒的Fly-by拓扑中，高速先生并没有获得想要的谜底，它的波形说明晰在Fly-by拓扑中基本上不太可能做到 。
那么是不是就不可实现了呢？从上面Fly-by拓扑不加端接电阻的眼图效果来看，差的可不是一丁半点，Fly-by拓扑走欠亨，高速先生因此（也只能）把眼光转向T拓扑，经由详细的前期评估（此处忽略N个字哈），高速先生狠下心把拓扑定成如下的样子：
没错，就是上面的这种T拓扑，并且是正反贴的T拓扑，从空间使用来看它会更有优势，你可以以为它只需要上面单面贴的Fly-by拓扑的一半位置就可以啦 。那么它的信号质量究竟能不可比Fly-by拓扑好呢？
之以是要打这个广告，就是想让各人先去看看高速先生队长的端接视频，看看能不可从中获得一些灵感哈 。好了，那我们全心设计的T拓扑的信号质量究竟能不可比Fly-by拓扑好呢？我们给出了它的验证效果，让我们惊讶的是（在我们的意料之内），居然照旧不错的 。
这让高速先生看到了4个DDR颗粒也可以不必端接电阻的可能性，因此高速先生在T拓扑的结构中再举行仔细的优化，包括阻抗优化，长度优化，叠层优化等等一系列的操作之后，大胆的完成磷泼设计并举行投板验证，客户调试后反响过来的效果也让各人松了一口吻 。
高速先生到最后有须要再多说两句哈，无论怎样，去掉端接电阻的DDR设计我们都以为是非通例的设计，最好不要只通过纯粹的设计举行包管，若是各人真的有这样的想法和需求的话，最好的方法就是…
